## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

60-107838

(43) Date of publication of application: 13.06.1985

(51)Int.CI.

H01L 21/31 H01L 27/04

(21)Application number: 58-216629

(71)Applicant:

**NEC CORP** 

(22)Date of filing:

17.11.1983

(72)Inventor:


**HOKARI YASUAKI** 


#### (54) MANUFACTURE OF SEMICONDUCTOR DEVICE

## (57) Abstract:

PURPOSE: To obtain a film, leakage currents therefrom are little and dielectric strength thereof is high, by laminating and applying first and second insulating films on the surface of a semiconductor substrate, implanting accelerated ions to the second insulating film to bring the second insulating film to an amorphous state and changing the second insulating film to a compact film through heat treatment when a dielectric film having high relative permitivity in Ta2O5, TiO2, etc. is formed on the surface of the substrate

formed on the surface of the substrate. CONSTITUTION: An SiO2 film 2 and a Ta2O5 film 3 are laminated and applied on an Si substrate 1, and ions of Ar, O2, Ta, etc. are implanted to the film 3 to change the film 3 into a Ta2O5 film 31 having amorphous structure. The surface of the substrate 1 is also brought to an amorphous state at that time, but a change into the amorphous state is not at issue practically because the change is recovered in a subsequent heat treatment process. The film 31 is turned into a Ta2O5 film 35 having compact structure through heat treatment at 600W800°C in an inert gas atmosphere or an oxidizing atmosphere. Accordingly, an electrode is formed on the film 35, and MOS capacitance is shaped.







## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩ 日本 園 特 許 庁 (JP)

⑩特許出願公開

# ⑩公開特許公報(A)

昭60-107838

(5) Int.Cl.<sup>4</sup> H 01 L 21/31 27/04 識別記号

庁内整理番号

母公開 昭和60年(1985)6月13日

7739-5F C-8122-5F

審査請求 未請求 発明の数 1 (全3頁)

❷発明の名称 半過

半導体装置の製造方法

②特 顧 昭58-216629

❷出 顧 昭58(1983)11月17日

**砂**発明者 穂 苅 泰

東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号

①出願人 日本電気株式会社 〇分代理人 弁理士内原 晋

明 紅 名

1. 発明の名称

半導体装置の製造方法

### 2. 特許請求の範囲

半導体基板表面、もしくは数半導体基板上化設けられた第1の絶縁膜の表面に第2の絶縁膜を設け、次に財第2の絶縁膜表面に加速せしめたイオンを照射することにより、該第2の絶縁膜を非晶質化し、続いて熱処理を行うことにより該第2の絶縁膜を被密な膜とする工程を有することを特徴とする半導体装置の製造方法。

## 3. 発明の詳細な説明

本発明は、Ta<sub>2</sub>U<sub>3</sub>、TiO<sub>3</sub> などの比勝電率の高い時電体膜の形成方法に関し、特に、膜中を流れるリーク電流が少く、また絶縁耐圧の高い時電体膜を形成する方法に関する。

近年、MOS型半導体装配が広く用いられ、そ

の集積度は年々高密度化が計られている。従来、高密度化はパターンを振細化することにより行なわれてきた。しかし、ダイナミ・ク・ランダムアクセスメモリ(DRAM)の如き半導体接近では、パターンの微細化は信号に対応した普積電荷量の低下を招き、α線などの放射線によるメモリの誤動作(ソフトエラー)が発生するという問題が生じている。とのため、パターンを微細化しても変化来、電荷量を低下させない手段を請ずる必要がある。従来、電荷を書けるMOS容質部分の絶縁限を確くし、経過を低下させない手段を請ずる必要を発していた。しかし、純緑原が薄くなるとビンホールが増大するため充分な耐圧が得られず歩留りが低圧するなど、郵膜化にも優界があった。

通常、容益部分の絶線膜を構成する勝電体材料として、比勝電率 3.9 の SiO: が用いられているが、比勝電率の高い材料を用いれば何じ電低面積でも容量を大きくすることが可能となり、従って、いっそうの微細化が可能となる。このため、すでに、Ta,O., TiO: などの高脚電材料が検別され

特開昭60-107838(2)

てきた。とれらの膜を形成する手段は、例えばTa、Tl などの金属材料を真空中で蒸着した後、酸素雰囲気中で熱処理、あるいは陽極酸化などの手段で酸化するととにより、もしくはTa,O, TiO,などの熱燥物質を、真空中でスペッタ蒸着する、あるいは気相成長法により堆積するなどの手段で形成されている。しかしながら、これらの手段を用いて形成された膜は、低電圧の印加でリーク電流が多く流れるため、末だ実用に耐える段階に至っていない。

この原因としては、形成された絶縁膜が多結晶 構造になっており、その結晶粒界を通じてリーク 電流が流れるものと考えられる。従って、膜構造 を多結晶構造にしない手段を閉ずればリーク電流 を低減できるのではないかと本発明者は考えた。

本発明は、かかる考察にもとづき半導体装置に おいて従来の方法によって形成した高比勝電率の 総録膜の絶縁耐圧が低くリーク電流が大きいとい う欠点を排除し、高品質の膜を実現する手段を提 供することにある。すなわち、本発明は半導体基 板要面、もしくは眩半導体基板上に設けられた第 1 の軸縁膜の表面に第2の軸縁膜を設け、次に該 第2の軸縁膜表面に加速せしめたイオンを照射す ることにより、該第2の絶縁膜を非晶質化し、続 いて熱処理を行うことにより、該第2の絶縁膜を 級密な膜とする工程を有することを特徴とする半 導体装置の製造方法に関するものである。

以下、本発明を実施例を用いて詳細に説明する。 第1図ないし第3図は、MO8型容量の形成に本 発明を適用した場合を例にとり、その工程を説明 するための断面構造図である。図において1は半 導体基板、2は第1の絶縁膜、3は第2の絶縁膜、 4はイオンの飛来方向をそれぞれ示す。以下、半 導体基板1としてシリコン基板を、第1の絶縁膜 2としてSiO<sub>1</sub>を、第2の絶縁膜3としてTa<sub>2</sub>O<sub>2</sub> 膜を用いたMO8容量の製造工程を順を追って説明する。

まず、シリコン基板 1 の表面に 8i0, 膜 2 が、 続いて Ta<sub>2</sub>O, 膜 3 が形成される (第1図)<sub>0</sub> SiO, 膜 2 は、 Ta<sub>2</sub>O,膜 3 を形成する過程でンリコン基板

1 との反応を防止するために散けられるものであるが、比勝電率が3.9 と小さいので、大きなMOS 容量を構成する上から薄いことが望ましく。50~100 Åの腹厚にするのが好ましい。また、Ta<sub>2</sub>O<sub>3</sub>腹3は、例えばTa を真空中で蒸着した後に、酸素雰囲気中で熱処理する、あるいは陽極酸化をするなどの手段、もしくはTa<sub>2</sub>O<sub>3</sub>を真空中でスパッタ蒸潜する、あるいは気相成長法により堆積するなどの手段のいずれを用いて形成しても強択は自由である。当然Ta<sub>1</sub>O<sub>3</sub>腹3も大きなMOS容量を得るためには薄い方が超ましく、200~500 Å程度の腹厚が好ましい。形成したTa<sub>2</sub>O<sub>3</sub>腹3は、X線解析によれば非晶質構造であると観察されるが、電気的特性呼低からは完全な非晶質とはなっていない。

次に、Ar, O<sub>2</sub>. Taなどの物質をイオンとな し、前記Ta<sub>2</sub>O<sub>6</sub> 膜 3 にイオン打込みすることに よりTa<sub>2</sub>O<sub>6</sub> 膜 3 は非晶質な構造を持つTa<sub>2</sub>O<sub>6</sub> 膜 3 1に変えられる(第 2 図)。Ta<sub>2</sub>O<sub>6</sub> 膜 3 は薄膜 であるので、イオン打込みは例えば加速電圧 1 0  $\sim$ 50 KeVの条件でドース量  $10^{14}\sim10^{16}$  cm<sup>-2</sup>の イオンを打込めば充分良質の非晶質膜が形成される。

非晶質 Ta<sub>2</sub>O<sub>4</sub> 膜 3 1 が形成された後、不括性ガス 雰囲気中もしくは酸化雰囲気中 6 0 0 ~ 8 0 0 ℃

## 特開昭60-107838(3)

の温度で熱処理するととにより、非晶質  $Ta_2O_6$ 膜 31 が厳密な構造を持つ  $Ta_2O_6$ 膜 35 に変えられる(第3図)。との後、厳密な構造を持つ  $Ta_2O_6$  膜 35 表面に電板が形成され、MOS容量が形成される。

本発明を用いて形成したMO 8 容量のリーク観流量を調べたところ、従来法に比べ約 2 桁リーク電流が低波し、充分良好の腹が形成されることが判明した。この効果は、Ta<sub>2</sub>O<sub>6</sub>腹をいったん完全な非晶質膜に変えたことにあることは明らかである。

なか、上記説明では勝電体材料として $Ta_{1}O_{0}$ 與を形成するとして説明したが、本発明は $TiO_{2}$ 、MgO,  $Nb_{1}O_{6}$  などの誘電体、もしくは $BaTiO_{0}$  などの強誘電体にも同様に適用ができる。

## 4. 図面の簡単な説明

第1図ないし第3図は本発明の一実施例を説明 するための各工程における半導体装置の断面図で ある。1……半導体基板、2……第1の絶縁膜、 3 …… 第 2 の 絶縁 膜、 4 …… イオンの 飛来方向、 3 1 …… 非晶 質化された 第 2 の 絶縁 膜、 3 5 …… 敏密 左 構造を持つ第 2 の 絶縁 膜。

代理人 弁理士 内 原



